Особенности кодов настройки LUT FPGA фирмы Intel

В настоящее время в цифровой схемотехнике широко применяются программируемые логические интегральные схемы (ПЛИС), в которых настраиваются функции логических элементов и их связи. Это определяется конфигурационным файлом, который загружается в ячейки конфигурационной памяти (это оперативная память статического типа) ПЛИС из внешней памяти. Сама логика реализуется в так называемых LUT (Look Up Table), представляющих собой мультиплексор, реализующий ячейку памяти и построенный на передающих транзисторах, и представляющий собой дерево, которое активируется на конкретном наборе переменных. Настройка представляет собой данные мультиплексора, поэтому на выход дерева передаётся значение логической (переключательной) функции на данном конкретном наборе. Оказывается, соответствующий код настройки LUT можно расшифровать и использовать при анализе результатов синтеза в системе Quartus II фирмы Альтера, которая в настоящий момент приобретена фирмой Интел. Теперь фирма Интел специализируется также и на производстве ПЛИС типа FPGA (Field – Programmable Gate Array). Рассматривается пример синтеза простого конечного комбинационного автомата, реализующего так называемую мажоритарную функцию или функцию голосования по большинству голосов (выбор 2 из 3-х). Эта функция равна единице в случае, если большинство переменных рано единице. Выполняется синтез схемы реализации мажоритарной функции в системе Quartus II, формирующей специальный файл BDF (Block Diagram / Schematic File). Исследуются особенности полученной схемы с помощью средства Map Viewer. На соответствующей схеме указываются коды настройки LUT (Logic Cell Comb) на реализацию заданной функции в виде четырехзначных шестнадцатеричных кодов. Расшифровываются коды настройки логических элементов типа LUT ПЛИС типа FPGA, описывающие содержимое соответствующих таблиц истинности функций, зависящих от входного переменного автомата. Показывается изменение кодов в процессе оптимизации схемы, выполняемой системой Quartus II, с возможным изменением порядка следования переменных и соответствия входам LUT с четырьмя входами, но сама логическая функция не изменяется. При использовании ПЛИС Stratix IIGX, имеющей так называемые адаптивные логические модули АЛМ, у которых 6 входов, Quartus II использует 64 битные коды (восьмизначные шестнадцатеричные коды). Рассматриваются особенности соответствующего кодирования.

комбинационный автомат, мажоритарная функция или функция голосования по большинству голосов (выбор 2 из 3-х), логический элемент – LUT (Look Up Table), программируемые логические интегральные схемы – ПЛИС типа FPGA (Field – Programmable Gate Array), настройки логических элементов (Logic Cell Comb), адаптивные логические модули – АЛМ

1. Угрюмов Евгений Павлович. Цифровая схемотехника: учебное пособие / Е. П. Угрюмов.– СПб : БХВ-Петербург, 2004. – 518 с.

2. С. Цыбин. Программируемая коммутация ПЛИС: взгляд изнутри. [Электронный ресурс]. – URL: http://www.kit-e.ru/articles/plis/2010_11_56.php (дата обращения 16.12.2014)

3. An Ultra-Low-Energy, Variation-Tolerant FPGA Architecture Using Component-Speci_c Mapping [Электронный ресурс]. – URL: http://thesis.library.caltech.edu/7226/ (Дата обращения 11.11.14 г.)

4. Золотуха Р., Комолов Д. Stratix III – новое семейство FPGA фирмы Altera [Электронный ресурс]. – URL: http://kit-e.ru/assets/files/pdf/2006_12_30.pdf (дата обращения 28.11.2015)

5. Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер [Электронный ресурс]. – URL: http://www.kit-e.ru/articles/plis/2010_2_39.php (дата обращения: 27.11.2015).

6. Logic Array Blocks and Adaptive Logic Modules in Stratix III Devices [Электронный ресурс]. – URL: https://www.altera.com.cn/content/dam/altera-www/global/zh_CN/pdfs/literature/hb/stx3/stx3_siii51002.pdf (дата обращения: 29.11.2015).

7. Тюрин С.Ф., Громов О.А., Греков А.В. Реализация цифровых автоматов в системе Quartus фирмы Altera: лабораторный практикум. – Пермь : Изд-во ПНИПУ, 2011. – 133 с., 7,25 усл. печ. л.: ил. – Библиогр.: с. 112